Aluna: Ingrid Cardoso Machado
Data/Hora: 05/12/2014 as 10:00
Local: Auditório C3
Título: Desenvolvimento de uma ferramenta para a caracterização temporal de portas lógicas CMOS
Resumo: A maioria dos circuitos integrados atuais são projetados através da metodologia baseada em biblioteca de células. Esta metodologia faz o uso de blocos básicos, conhecidos como portas lógicas. As características das portas lógicas utilizadas no projeto tem forte influência nas características do circuito como um todo. Para projetar um circuito, a ferramenta de EDA deve escolher as portas lógicas que possuam as características de atraso, potência e área satisfatórias para o projeto. A caracterização elétrica obtém os dados de atraso e consumo de potência dessas portas lógicas. Essa caracterização, dependendo da quantidade e complexidade das portas lógicas, pode demandar muito tempo computacional. A sua complexidade está associada com o número de arcos de atraso da função implementada, que por sua vez é definido pela própria função lógica e pelo número de entradas. A automação do processo de caracterização é indispensável frente à constante evolução da tecnologia CMOS e consequentemente a constante necessidade de caracterização das portas lógicas nessas novas tecnologias. Este trabalho apresenta o desenvolvimento de uma ferramenta de caracterização para obtenção dos dados de atrasos.
Banca:
Prof. Dr. Paulo Francisco Butzen (orientador)
Profa. Msc. Cristina Meinhardt (coorientadora)
Prof. Dr. Denis Teixeira Franco (UFPel)
Prof. Dr. Vagner Santos da Rosa