Prezados colegas e amigos,

Convido a todos para a defesa da minha Tese de Doutorado a realizar-se

na próxima segunda-feira, 6 de dezembro de 2010, conforme comunicação

abaixo.

Aluno: Vagner Santos da Rosa

Orientador: Prof. Dr. Sérgio Bampi

Titulo: Arquiteturas de Hardware Dedicadas para Codificadores de Vídeo H.264 – Filtragem de Efeitos de Bloco e Codificação Aritmética Binária Adaptativa a Contexto 

Linha de Pesquisa: Microeletrônica

Data: 06/12/2010

Hora: 13:30h

Local: Auditório José Mauro V.Castilho (Verde) – Prédio 43.424

Banca Examinadora:

Prof. Dr. Pedro de Azevedo Berger (UnB)

Profa. Dra. Fernanda Gusmão de Lima Kastensmidt (UFRGS)

Prof. Dr. Ivan Saraiva Silva (UFPI)

Presidente da Banca: Prof. Dr. Sérgio Bampi

Resumo: Novas arquiteturas de hardware desenvolvidas para blocos chave do padrão de codificação de vídeo ISO/IEC 14496-10 são discutidas, propostas, implementadas e validades nesta tese. Também chamado de H.264, AVC (Advanced Video Coder) ou MPEG-4 parte 10, o padrão é o estado da arte em codificação de vídeo, apresentando as mais altas taxas de compressão possíveis por um compressor de vídeo padronizado por organismos internacionais (ISO/IEC e ITU-T). O H.264 já passou por três revisões importantes: na primeira foram incluídos novos perfis, voltados para a extensão da fidelidade e aplicações profissionais, na segunda veio o suporte a escalabilidade (SVC – Scalable Video Coder). Uma terceira revisão suporta fontes de vídeo com múltiplas vistas (MVC – Multi-view Video Coder). Nesta tese são apresentadas arquiteturas para dois módulos do codificador H.264: o CABAC e o Filtro de Deblocagem (Deblocking Filter). O CABAC (Context-Adaptive Binary Arithmetic Coder) possui desafios importantes devido às dependências de dados de natureza bit-a-bit processado. Uma revisão das alternativas arquiteturais e uma solução específica para a codificação CABAC é apresentada nesta tese. O filtro de deblocagem também apresenta diversos desafios importantes para sua implementação e foi alvo de uma proposta arquittural apresentada neste trabalho. Finalmente a arquitetura de uma plataforma de validação genérica para validar módulos desenvolvidos para o codificador e decodificador H.264 também é apresentada. Os módulos escolhidos estão de acordo com os demais trabalhos realizados pelo grupo de pesquisa da UFRGS, que têm por objetivo desenvolver um decodificador e um codificador completos capazes de processar vídeo digital de alta definição no formato 1080p em tempo real. 

Palavras-Chave:  Codificação de Vídeo; H.264; AVC/SVC/MVC; Hardware;

Deblocking Filter; CABAC; Prototipação.